数字电子 数据选择器
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
数字电子 数据选择器
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口数据选择器
在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这是就要用到一种叫做数据选择器（Data& Selector,或称多路开关 Maltiplexer）的逻辑电路。这一过程恰与数据分配器相反，在英文中数据分配器Demultiplexer是用来对K路的数据选择与分配
的操作。示意图：
简单逻辑图 ：a、b、c…k是控制信号，由它们控制哪一个输入信号传送进来，哪一个输出信号传送出去。
一、数据选择器的定义及功能
定义：实现数据选择功能的逻辑电路称为数据选择器。数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，它的作用相当于多个输入的单刀多掷开关。
数据选择器示意图
以4选1数据选择器为例，说明工作原理及基本功能。
4选1数据选择器逻辑图
上图为了对4个数据源进行选择，使用两位地址码BA产生4个地址信号，由BA等于00、01、10、11分别控制四个与门的开闭。显然，任何时候BA只有一种可能的取值，所以只有一个与门打开，使对应的那一路数据通过，送达Y端。输入使能端G是低电平有效，当G=1时所有与门都被封锁，无论地址码如何，Y＝0；当G=0时，封锁解除，由地址码决定哪一个与门打开。
同样原理，可以构成更多输入通道的数据选择器。被选数据源越多，所需地址码位数也越多，若地址输入端位n，可选输入通道为2n。
下表给出4选1数据选择器的功能表：
二、 集成电路选择器
对于上面我们讲的4选1数据选择器，其集成产品是7数据选择器。
74139引脚图&&&&&&&&&&&&&&&&&&&
2-4译码器示意图
1.八选一数据选择器74LS151
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端，8个数据输入端。具有两个互补输出端，同向输出端Y和反相输出端W，
。输入使能端为低电平有效。
它的逻辑表达示：
式中mi为输入地址A2、A1、A0
（或C、B、A）的最小项。
例如：当A2A1A0=010时，根据最小项性质，只有m2=1,其余各最小项为0，故
，即只有D2传送到输出端。
2.数据选择器的扩展
⑴ 把使能端作为地址选择输入
例：试用74LS153组成一个8选1的数据选择器。
我们知道74LS153是双4选1 的数据选择器，总共有两组共8个数据输入端。为了能指定8个输入数据中的任何一个，必须用3位输入地址代码。而4选1数据选择器的输入地址只有两位，第三位地址输入端只能借用使能控制端，如下图。
双4选1数据选择器扩展为8选1数据选择器
A2=0 1&&&&
A2=1 2&&&&&&&&&&&&&&&&&&&&&&&&&
思想：控制数据输入端，并都为使能状态（即通过数据选择器级联，用2n+1个2n选1的数据选择器扩展为(2n)2选1的数据选择器。
例：设n=2,则用5个4选1(2片半74153)MUX可以实现16选1的MUX示意图。
⑶输出端扩展
上面所讨论的是1位数据选择器，如需要选择多位数据时，可由几个1位数据选择器并联组成，其扩展的思想，把它们的使能端连在一起，相应的选择输入端连在一起。下图给出了2位8选1数据选择器的连接方法。当需要进一步扩充位数时，只需相应的增加器件的数目。
2位八选一数据选择器的连接方法
三、数据选择器的应用
逻辑函数产生器
数据选择器除实现有选择的传送数据外，还有其他用途，如产生逻辑函数。以74LS151为例，当使能端G=0时，Y是C、B、A和输入数据D0~D7的与或函数，它的表达式可以写成：
式中是mi是C、B、A构成的最小项。显然，当Di=1时，其对应的最小项在与或表达式中出现，当Di=0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路函数。已知逻辑电路函数，利用选择器构成函数产生器的过程是：
① 将数据选择器的地址信号C、B、A作为函数的输入变量；
② 数据输入D0~D7作为控制信号，控制各最小项在输出逻辑函数中是否出现；
③ 使能端G始终保持低电平
这样八选一数据选择器就成为一个3变量的函数产生器
例：试用8选1数据选择器74LS151
产生逻辑函数
解：把上式变成最小项表达式
将上式表达成最小项简写成与数据对应的式子
这时我们知道D3、D5、D6、D7都应等于1，而式中没有出现的最小项m0、m1、m2、m3的控制变量D0、D1、D2、D4都应为0，由此可画出逻辑函数产生器的逻辑图
由这个例子可以得出结论：用具有n为地址输入的数据选择器，可以产生任何形式输入变量数不大于（≤）n+1的组合逻辑函数。
当组合函数输入变量大于MUX中数据地址输入n+1时，此时需利用降维卡诺图。卡诺图描述了一个多维的逻辑空间。三变量的卡诺图对应于一个三维空间。同样n变量的卡诺图对应于n维空间。也称n维卡诺图，用来描述n变量的逻辑函数。这时，卡诺图中的每个小方格只可能填0、1或φ，不可能在填写其他符号。
现在的问题是，可否用（n-1）维卡诺图来描述n变量逻辑函数。如果可以，那么卡诺图中的小方格应怎么填写。以三变量函数为例加以说明。因为任何一个函数均可以展开为标准的积之和表达式，对于任何一个三变量函数均可写为
由此可得下图
A& B&&&&&&&&&&&&&&&&&&&&
这是一个二变量卡诺图，相当于将三变量卡诺图中的C移入卡诺图方格内，实现降维。实际上对于简单问题通过观察直接可对卡诺图降维。
例如，试用4选1MUX实现F（A,B,C,D）=
CD&&&&&&&& AB
首先化出卡诺图：
利用观察法降维：
A& B&&&&&&&&&&&&&&&&&&&&
由此可得出逻辑图：
应用该方法注意：
规范式（积之和表达式话规范）
选变量通道
降维卡诺图对应关系不要搞错您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
2.5Gbps CMOS单片集成16：1复接器设计.pdf87页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
文档加载中...广告还剩秒
需要金币：200 &&
2.5Gbps CMOS单片集成16：1复接器设计
你可能关注的文档：
··········
··········
东南大学 硕士学位论文
2.5Gbps CMOS单片集成16：1复接器设计 姓名：鲍剑 申请学位级别：硕士 专业：电路与系统 指导教师：王志功 座机电话号码 摘要 摘要 随着信息技术的进步及多媒体业务的广泛应用，基于同步数字体系 SDH：
SynchronousD硒tal
硅 Bipolar
可能利用cMOs设计Gbps速率等级的电路。 本文从便于应用的角度出发利用0．25¨mCMOS工艺设计了2．5Gbps单片集成16：1
转换单元和2．5GHz时钟倍频单元。16：l并串转换单元将16路156Mbps的低速并行输
入转换为2．5Gbps的高速串行输出。数据重定时单元用来对串行输出重定时以减小输出
数据中的占空比失真及抖动。时钟倍频单元采用基于锁相环的结构，将外部输入的156
MHz时钟16倍频得到2．5GHz内部时钟供并串转换单元和数据重定时单元使用。本文
真的方法评估所设计的锁相环的噪声特性。此外，设计中对芯片的静电放电 ESD：
Electro．static Discharge 保护体系进行了研究以提高芯片的可靠性。 复接器作为一种数模混合系统，版图设计对于最后的性能来说至关重要。在实际的
设计中采用了保护环、去耦、屏蔽等方法来减小数字电路噪声对模拟电路的干扰。芯片
加：[完成之后进行的在晶圆测试表明复接器芯片可以稳定地工作在2．5Gbps速率上，功
耗330mw。时钟倍频单元输出的2．5 V电源电压下，时钟倍频单元最高能够产生4，2GHz的时钟信
均方抖动为10ps。在2．5
号，复接器的最高工作速率为3．2Gbps。 cMOS复接器
同步数字体系 SDH 静电放电 EsD AbsⅡact Abstract based cornmunication on Optic―Fiber systems
SynchronousDigital been to t11e
have ofiⅢ'omlation remarkablypro印essed deVelopmem supportr印id
andmultimedias钟vjce．As cal a喇tj
正在加载中，请稍后...}